# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

| IN RE APPLICATION OF: Seiichi TOMITA |  |   | GAU:                                |                                  |                       |  |
|--------------------------------------|--|---|-------------------------------------|----------------------------------|-----------------------|--|
| SERIAL N                             | O:New Application  |   | EXAMINER:                           |                                  |                       |  |
| FILED:                               | Herewith   |   |                                     |                                  |                       |  |
| FOR:                                 | R: SEMICONDUCTOR INTEGRATED CIRCUIT INCLUDING WAVEFORM-GENERATING CIRCUIT HAVING PULSED WAVEFORM-GENERATING FUNCTION |   |                                     |                                  |                       |  |
|                                      |  | REQUEST FOR PRICE   | ORITY                               |                                  |                       |  |
|                                      | SIONER FOR PATENTS<br>DRIA, VIRGINIA 22313   |   |                                     |                                  |                       |  |
| SIR:                                 |  |   |                                     |                                  |                       |  |
|                                      | nefit of the filing date of U.S ons of <b>35 U.S.C. §120</b> .   | . Application Serial Number   | , filed                             | , is claimed                     | pursuant to the       |  |
| ☐ Full be §119(e                     | nefit of the filing date(s) of \ ):  | J.S. Provisional Application(s) Application No.   | is claimed purs<br><b>Date File</b> |                                  | ovisions of 35 U.S.C. |  |
|                                      | ants claim any right to priorit visions of 35 U.S.C. §119, as  | y from any earlier filed applic<br>s noted below.   | ations to which                     | they may be e                    | entitled pursuant to  |  |
| In the matte                         | er of the above-identified app   | lication for patent, notice is he   | ereby given that                    | the applicants                   | s claim as priority:  |  |
| COUNTRY<br>Japan                     |  | <u>APPLICATION NUMBER</u> 2002-189665   | BER MONTH/DAY/YEAR June 28, 2002    |                                  |                       |  |
| Certified co                         | opies of the corresponding Co  | onvention Application(s)  |                                     |                                  |                       |  |
| are                                  | submitted herewith   |   |                                     |                                  |                       |  |
| □ will                               | be submitted prior to payme  | ent of the Final Fee  |                                     |                                  |                       |  |
| □ wer                                | e filed in prior application Se  | erial No. filed   |                                     |                                  |                       |  |
| Rec                                  |  | nal Bureau in PCT Application<br>the International Bureau in a<br>he attached PCT/IB/304. |                                     | under PCT Ru                     | ale 17.1(a) has been  |  |
| □ (A)                                | Application Serial No.(s) we   | ere filed in prior application Se   | rial No.                            | filed ;                          | and                   |  |
| □ (B)                                | Application Serial No.(s)  |   |                                     |                                  |                       |  |
|                                      | are submitted herewith   |   |                                     |                                  |                       |  |
|                                      | will be submitted prior to   | payment of the Final Fee  |                                     |                                  |                       |  |
|                                      |  |   | Respectfully S                      | ubmitted,                        |                       |  |
|                                      |  |   | OBLON, SPIV<br>MAIER & NE           |                                  |                       |  |
|                                      |  |   | Marvin J. Spivak                    |                                  |                       |  |
| 1   10   10   10   10   10   10   10 |  |   | •                                   | n J. Spivak<br>ration No. 24,913 |                       |  |
| 228                                  | 850  |   | _                                   | n McClella                       | nd                    |  |
| Tel. (703) 413-3000                  |  |   | Registration Number 21,124          |                                  |                       |  |

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 6月28日

出 願 番 号

Application Number:

特願2002-189665

[ ST.10/C ]:

[JP2002-189665]

出 願 人
Applicant(s):

東芝エルエスアイシステムサポート株式会社

株式会社東芝

2002年12月27日

特許庁長官 Commissioner, Japan Patent Office 太和信一期

【書類名】

特許願

【整理番号】

A000202295

【提出日】

平成14年 6月28日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 27/00

【発明の名称】

半導体集積回路

【請求項の数】

14

【発明者】

【住所又は居所】

神奈川県川崎市幸区堀川町580番地 東芝エルエスア

イシステムサポート株式会社内

【氏名】

冨田 成一

【特許出願人】

【識別番号】

598010562

【氏名又は名称】 東芝エルエスアイシステムサポート株式会社

【特許出願人】

【識別番号】

000003078

【氏名又は名称】

株式会社 東芝

【代理人】

【識別番号】

100058479

【弁理士】

【氏名又は名称】

鈴江 武彦

【電話番号】

03-3502-3181

【選任した代理人】

【識別番号】

100084618

【弁理士】

【氏名又は名称】

村松 貞男

【選任した代理人】

【識別番号】

100068814

【弁理士】

【氏名又は名称】 坪井 淳

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】 100070437

【弁理士】

【氏名又は名称】 河井 将次

【手数料の表示】

【予納台帳番号】 011567

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9807823

【包括委任状番号】 9705037

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】

半導体集積回路

【特許請求の範囲】

【請求項1】

デッドタイムを設定するための値を記憶する第1記憶回路と、

パルス幅を設定するための値を記憶する第2記憶回路と、

前記第1記憶回路から出力された前記デッドタイムを設定するための値と、前記第2記憶回路から出力された前記パルス幅を設定するための値とを加算し、加算値を出力する加算回路と、

経過時間をカウントし、前記経過時間を示すカウント値を出力するタイマカウンタと、

前記タイマカウンタから出力された前記カウント値と、前記加算器から出力された前記加算値とを比較する第1比較回路と、

前記第1比較回路による比較結果に基づいて、パルス波形を生成する波形生成 回路と、

を具備することを特徴とする半導体集積回路。

【請求項2】 前記波形生成回路は、前記第1比較回路により前記カウント値と前記加算値との一致が確認されたとき、前記パルス波形の前縁を設定することを特徴とする請求項1に記載の半導体集積回路。

【請求項3】 前記タイマカウンタがカウントする前記経過時間に対してカウントの周期を設定するための設定値を記憶する第3記憶回路と、

前記第3記憶回路から出力された前記設定値と前記タイマカウンタから出力された前記カウント値とを比較する第2比較回路と、

をさらに具備し、

前記波形生成回路は、前記第2比較回路により前記設定値と前記カウント値と の一致が確認されたとき、前記パルス波形の後縁を設定することを特徴とする請 求項2に記載の半導体集積回路。

【請求項4】 前記タイマカウンタがカウントする経過時間の前記カウント値を制御する制御回路をさらに具備し、

前記制御回路は、前記第2比較回路により前記設定値と前記カウント値との一致が確認されたとき、前記タイマカウンタによる前記カウント値をリセットして カウントを再スタートさせることを特徴とする請求項3に記載の半導体集積回路

# 【請求項5】

デッドタイムを設定するための値を記憶する第1記憶回路と、

パルス幅を設定するための値を記憶する第2記憶回路と、

前記第1記憶回路から出力された前記デッドタイムを設定するための値と、前記第2記憶回路から出力された前記パルス幅を設定するための値とを加算し、加算値を出力する加算回路と、

パルス波形の前縁を設定するための前縁値を記憶する第3記憶回路と、

前記加算回路から出力された前記加算値と、前記第3記憶回路から出力された 前記前縁値のうちのいずれかの値を選択する選択回路と、

経過時間をカウントし、前記経過時間を示すカウント値を出力するタイマカウンタと、

前記タイマカウンタから出力された前記カウント値と、前記選択回路により選択された、前記加算値及び前縁値のいずれかの値とを比較する第1比較回路と、

前記第1比較回路による比較結果に基づいて、前記パルス波形を生成する波形 生成回路と、

を具備することを特徴とする半導体集積回路。

【請求項6】 前記波形生成回路は、前記第1比較回路により、前記カウント値と、前記加算値及び前縁値のいずれかの値との一致が確認されたとき、前記パルス波形の前縁を設定することを特徴とする請求項5に記載の半導体集積回路

【請求項7】 前記タイマカウンタがカウントする前記経過時間に対してカウントの周期を設定するための設定値を記憶する第3記憶回路と、

前記第3記憶回路から出力された前記設定値と前記タイマカウンタから出力された前記カウント値とを比較する第2比較回路と、

をさらに具備し、

前記波形生成回路は、前記第2比較回路により前記設定値と前記カウント値と の一致が確認されたとき、前記パルス波形の後縁を設定することを特徴とする請 求項6に記載の半導体集積回路。

【請求項8】 前記タイマカウンタがカウントする経過時間の前記カウント値を制御する制御回路をさらに具備し、

前記制御回路は、前記第2比較回路により前記設定値と前記カウント値との一致が確認されたとき、前記タイマカウンタによる前記カウント値をリセットしてカウントを再スタートさせることを特徴とする請求項7に記載の半導体集積回路

# 【請求項9】

経過時間をカウントし、前記経過時間を示すカウント値を出力するタイマカウンタと、

前記タイマカウンタがカウントする前記経過時間に対してカウントの周期を設 定するための設定値を記憶する第1記憶回路と、

第1パルスのデューティを設定するための設定値を記憶する第2記憶回路と、

前記第1記憶回路から出力された、前記カウントの周期を設定するための設定値と、前記第2記憶回路から出力された、デューティを設定するための設定値と を用いて演算を行い、デューティを示す値を求める演算回路と、

前記タイマカウンタから出力された前記カウント値と、前記演算回路から出力 された前記デューティを示す値とを比較する第1比較回路と、

前記第1比較回路による比較結果に基づいて、前記第1パルスを生成する第1 波形生成回路と、

を具備することを特徴とする半導体集積回路。

#### 【請求項10】

デッドタイムを設定するための値を記憶する第3記憶回路と、

前記演算回路から出力された前記デューティを示す値と、前記第3記憶回路から出力された前記デッドタイムを設定するための値とを加算し、加算値を出力する加算回路と、

前記タイマカウンタから出力された前記カウント値と、前記加算回路から出力

された前記加算値とを比較する第2比較回路と、

前記第2比較回路による比較結果に基づいて、第2パルスを生成する第2波形 生成回路と、

をさらに具備することを特徴とする請求項9に記載の半導体集積回路。

【請求項11】 前記第1波形生成回路は、前記第1比較回路により、前記カウント値と、前記デューティを示す値との一致が確認されたとき、前記第1パルスの後縁を設定することを特徴とする請求項9に記載の半導体集積回路。

【請求項12】 前記第2波形生成回路は、前記第2比較回路により、前記カウント値と、前記加算値との一致が確認されたとき、前記第2パルスの前縁を設定することを特徴とする請求項10または11に記載の半導体集積回路。

【請求項13】 前記第1記憶回路から出力された前記設定値と前記タイマカウンタから出力された前記カウント値とを比較する第3比較回路をさらに具備し、

前記第2波形生成回路は、前記第3比較回路により前記設定値と前記カウント値との一致が確認されたとき、前記第2パルスの後縁を設定することを特徴とする請求項12に記載の半導体集積回路。

【請求項14】 前記タイマカウンタがカウントする経過時間の前記カウント値を制御する制御回路をさらに具備し、

前記制御回路は、前記第3比較回路により前記設定値と前記カウント値との一致が確認されたとき、前記タイマカウンタによる前記カウント値をリセットしてカウントを再スタートさせることを特徴とする請求項13に記載の半導体集積回路。

# 【発明の詳細な説明】

[0001]

#### 【発明の属する技術分野】

この発明は、半導体集積回路に関するものであり、特にデッドタイムやデュー ティを可変できるパルス波形生成機能を有する波形生成回路装置に関するもので ある。

[0002]

# 【従来の技術】

以下に、図12、図13、及び図14を参照して、従来の波形生成回路装置について説明する。

[0003]

図12に、従来の波形生成回路装置のブロック図を示す。

[0004]

この図12に示す波形生成回路装置(従来例1)は、デッドタイムを付加する機能を有している。この波形生成回路装置は、デッドタイムカウンタ101によってデッドタイム時間を測定し、波形を生成している。

[0005]

前記波形生成回路装置において、デッドタイムを有する波形を生成するときの タイミングチャートを図13に示す。

[0006]

まず、デッドタイムカウンタ101及びタイムカウンタ102のタイマを共にスタートさせる。その後、デッドタイムカウンタ101のタイマ値と、デッドタイム比較用レジスタ103に記憶された値との一致により、図13に示すように、パルス1を立ち上げる。これと同時に、デッドタイマカウンタ101はタイマのカウントを停止する。続いて、タイマカウンタ102とパルス幅比較用レジスタ104が一致すると、パルス1を立ち下げる。これと同時に、デッドタイムカウンタ101をスタートさせる。

[0007]

次に、デッドタイムカウンタ101のタイマ値と、デッドタイム比較用レジスタ103に記憶された値との一致により、図13に示すように、パルス2を立ち上げる。パルス2を立ち上げた後、デッドタイムカウンタ101は、再びタイマを停止する。その後、タイマカウンタ102と周期比較用レジスタ103との一致により、パルス2を立ち下げる。これと同時に、デッドタイムカウンタ101及びタイマカウンタ102のタイマを共にスタートさせる。以上の動作を繰り返す。

[0008]

# 【発明が解決しようとする課題】

しかしながら、従来の波形生成回路装置では、2つのカウンタが必要である。 さらに、周期を共通にして2種類以上のパルス波形を生成する場合、波形生成の 自由度がなく、パルス波形が固定されてしまう。波形制御の自由度を得ようとし た場合、デッドタイムカウンタ101、デッドタイム制御回路105、及び比較 回路106は、デッドタイム設定のための専用回路になってしまう。これらによ り、図14に示す波形生成回路装置(従来例2)のように回路規模が増大してし まう。

#### [0009]

また、例えば、デューティを50%に固定とし、周期変調の波形を連続変化させる場合を考える。図8に示すように、周期を変更する際に、従来の前記波形生成回路装置では、毎回、パルス幅をCPUにより計算させてパルス幅設定レジスタ107に設定する必要がある。この場合、CPUの処理負荷が重く、高速のタイマカウンタによる周期変調動作ではレスポンスの遅さが問題となる。

# [0010]

そこでこの発明は、前記課題に鑑みてなされたものであり、回路規模を増大させることなく、パルス波形生成における波形生成の自由度を向上でき、さらに周期変調動作でもCPUの処理負荷が軽く、レスポンスが遅くならない半導体集積回路を提供することを目的とする。

# [0011]

#### 【課題を解決するための手段】

前記目的を達成するために、この発明に係る半導体集積回路は、デッドタイムを設定するための値を記憶する第1記憶回路と、パルス幅を設定するための値を記憶する第2記憶回路と、前記第1記憶回路から出力された前記デッドタイムを設定するための値と、前記第2記憶回路から出力された前記パルス幅を設定するための値とを加算し、加算値を出力する加算回路と、経過時間をカウントし、前記経過時間を示すカウント値を出力するタイマカウンタと、前記タイマカウンタから出力された前記カウント値と、前記加算器から出力された前記加算値とを比較する第1比較回路と、前記第1比較回路による比較結果に基づいて、パルス波

形を生成する波形生成回路とを具備することを特徴とする。

[0012]

【発明の実施の形態】

以下、図面を参照してこの発明の実施の形態の半導体集積回路について説明する。説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。

[0013]

[第1の実施の形態]

まず、この発明の第1の実施の形態の半導体集積回路について説明する。図1 は、第1の実施の形態の半導体集積回路の構成を示すブロック図である。

[0014]

図1に示すように、タイマカウンタ制御回路11は、タイマカウンタ12に接続されている。タイマカウンタ12の出力は、比較回路13、14、15、16にそれぞれ入力されている。デッドタイム設定レジスタ17の出力は、デッドタイム比較用レジスタ18を介して比較回路16に入力されている。前記デッドタイム設定レジスタ17の出力は、また、加算器19に入力されている。

[0015]

パルス幅設定レジスタ20の出力は、パルス幅比較用レジスタ21を介して比較回路14に入力されている。前記パルス幅設定レジスタ20の出力は、また、前記加算器19に入力されている。加算器19の出力は、パルス2の前縁比較用レジスタ22を介して比較回路15に入力されている。タイマ周期設定レジスタ23の出力は、タイマ周期比較用レジスタ24を介して比較回路13に入力されている。

[0016]

前記比較回路14、16の出力は、パルス1生成回路25に入力されている。 前記比較回路13、15の出力は、パルス2生成回路26に入力されている。比 較回路13の出力は、また、タイマカウンタ制御回路11に入力されている。

[0017]

次に、第1の実施の形態の半導体集積回路の動作を説明する。

[0018]

前記半導体集積回路において、デッドタイムを有する波形を生成するときのタ イミングチャートを図2に示す。

[0019]

まず、タイマカウンタ制御回路11は、タイマカウンタ12のタイマをスタートさせる(スタート命令)。タイマカウンタ12は、スタートしたタイマの経過時間を示すタイマ値を比較回路16に出力する。また、デッドタイム設定レジスタ17は、予め設定されたデッドタイムの期間を示すデッドタイム値を記憶しており、このデッドタイム値をデッドタイム比較用レジスタ18に出力する。さらに、デッドタイム比較用レジスタ18は、デッドタイム値を記憶すると共に、このデッドタイム値を比較回路16に出力する。

[0020]

比較回路16は、前記タイマ値と前記デッドタイム値とを比較し、これらが一致したとき、一致を示す値をパルス1生成回路25に出力する。パルス1生成回路25は、前記一致を示す値を受け取ったとき、図2に示すように、パルス1をローレベルの電圧値(以下、"L"と記す)からハイレベルの電圧値(以下、"H"と記す)へ立ち上げる。

[0021]

次に、タイマカウンタ12は、スタートしたタイマの経過時間を示すタイマ値を比較回路14に出力する。また、パルス幅設定レジスタ20は、予め設定されたパルス幅を示すパルス幅値を記憶しており、このパルス幅値をパルス幅比較用レジスタ21に出力する。さらに、パルス幅比較用レジスタ21は、パルス幅値を記憶すると共に、このパルス幅値を比較回路14に出力する。

[0022]

比較回路14は、前記タイマ値と前記パルス幅値とを比較し、これらが一致したとき、一致を示す値をパルス1生成回路25に出力する。パルス1生成回路25は、前記一致を示す値を受け取ったとき、パルス1を"H"から"L"へ立ち下げる。

[0023]

次に、タイマカウンタ12は、スタートしたタイマの経過時間を示すタイマ値

を比較回路15に出力する。また、デッドタイム設定レジスタ17は、デッドタイム値を加算器19に出力する。パルス幅設定レジスタ20は、パルス幅値を加算器19に出力する。加算器19は、受け取ったデッドタイム値とパルス幅値とを加算して、その加算値をパルス2の前縁比較用レジスタ22に出力する。さらに、前縁比較用レジスタ22は、加算値を記憶すると共に、この加算値を比較回路15に出力する。

# [0024]

比較回路15は、前記タイマ値と前記加算値とを比較し、これらが一致したとき、一致を示す値をパルス2生成回路26に出力する。パルス2生成回路26は、前記一致を示す値を受け取ったとき、パルス2を"L"から"H"へ立ち上げる。

#### [0025]

次に、タイマカウンタ12は、スタートしたタイマの経過時間を示すタイマ値を比較回路13に出力する。また、タイマ周期設定レジスタ23は、予め設定されたパルス2の後縁(タイマ周期)を示す後縁値を記憶しており、この後縁値をタイマ周期比較用レジスタ24に出力する。さらに、比較用レジスタ24は、後縁値を記憶すると共に、この後縁値を比較回路13に出力する。

#### [0026]

比較回路13は、前記タイマ値と前記後縁値とを比較し、これらが一致したとき、一致を示す値をパルス2生成回路26に出力する。パルス2生成回路26は、前記一致を示す値を受け取ったとき、パルス2を "H"から "L"へ立ち下げる。比較回路13は、また、前記一致を示す値をタイマカウンタ制御回路11に出力する。タイマカウンタ制御回路11は、一致を示す値を受け取ったとき、タイマカウンタ12のタイマをリセットして再スタートさせる。半導体集積回路は、以上の動作を繰り返す。

#### [0027]

前述したように、この第1の実施の形態では、デッドタイム設定レジスタ17 の値と、パルス幅設定レジスタ20の値が加算器19により演算(加算)される 。加算器19による演算結果(加算値)は、パルス2の前縁比較用レジスタ22 を介して比較回路 1 5 に転送される。そして、比較回路に転送された演算結果は、タイマカウンタ 1 2 から出力された値と比較され、パルス 2 の前縁を設定する ために使用される。

[0028]

このように構成された半導体集積回路は、図12に示した従来例1の波形生成回路装置において、デッドタイムを計測するデッドタイムカウンタ101と、これを制御する制御回路105が削除され、加算器19、前縁比較用レジスタ22、及び比較回路15が追加されている。これにより、回路規模を縮小できると共に、デッドタイムを有するパルス波形が生成できる。すなわち、周期共通で複数のパルス波形を生成する半導体集積回路において、回路規模を増大することなく、パルス波形生成における設計の自由度を向上できる。

[0029]

さらに、前述したように、パルス2の前縁比較用レジスタ22、及び比較回路 15が追加されている。これにより、周期共通で複数のパルス波形を生成する機 能の自由度を広げることが容易となる。

[0030]

以上説明したようにこの第1の実施の形態によれば、デッドタイムを示す値と パルス幅を示す値とを加算し、この加算値をパルス2の前縁を設定するために用 いることにより、回路規模を縮小しつつ、デッドタイムを有するパルス波形の生 成における設計の自由度を向上できる。

[0031]

[第2の実施の形態]

次に、この発明の第2の実施の形態の半導体集積回路について説明する。図3 は、第2の実施の形態の半導体集積回路の構成を示すブロック図である。

[0032]

この第2の実施の形態の半導体集積回路は、図1に示した第1の実施の形態の構成に加えて、パルス2の前縁を設定するための前縁設定レジスタ27、及びセレクタ28を有するものである。パルス2の前縁比較用レジスタ22への転送値を、前縁設定レジスタ27の値と加算器19の演算結果とからセレクタ28によ

り選択できるようにする。前記第1の実施の形態における構成と同様の部分には 、同じ符号を付してその説明は省略する。

[0033]

図3に示すように、加算器19と前縁比較用レジスタ22との間にはセレクタ28が配置されている。セレクタ28には、パルス2の前縁を設定するための前縁設定レジスタ27が接続されている。セレクタ28は、加算器19の出力と前縁設定レジスタ27の出力のうち、いずれかを選択して前縁比較用レジスタ22に出力する。

[0034]

次に、第2の実施の形態の半導体集積回路の動作を説明する。

[0035]

前記半導体集積回路において、デッドタイムを有する波形を生成するときのタイミングチャートを図4、図5に示す。図4は、セレクタ28にて加算器19の出力を選択した場合のタイミングチャートであり、図5はセレクタ28にて前縁設定レジスタ27の出力を選択した場合のタイミングチャートである。パルス2の前縁は、以下のように設定される。

[0036]

タイマカウンタ12は、スタートしたタイマの経過時間を示すタイマ値を比較 回路15に出力する。また、デッドタイム設定レジスタ17は、デッドタイム値 を加算器19に出力する。パルス幅設定レジスタ20は、パルス幅値を加算器1 9に出力する。加算器19は、受け取ったデッドタイム値とパルス幅値とを加算 して、その加算値をセレクタ28に出力する。

[0037]

また、パルス2の前縁設定レジスタ27は、予め設定されたパルス2の前縁を示す前縁値を記憶しており、この前縁値をセレクタ28に出力する。セレクタ28は、前記加算値と前縁値のいずれかの値を選択して、パルス2の前縁比較用レジスタ22に出力する。前縁比較用レジスタ22は、入力された前記加算値と前縁値のいずれかの値を記憶すると共に、このいずれかの値を比較回路15に出力する。比較回路15は、前記加算値及び前縁値のいずれかの値と前記タイマ値と

、を比較し、これらが一致したとき、一致を示す値をパルス2生成回路26に出力する。パルス2生成回路26は、一致を示す値を受け取ったとき、パルス2を "L"から"H"へ立ち上げる。その他の半導体集積回路の動作は、前記第1の 実施の形態と同様である。

[0038]

前述したように、この第2の実施の形態では、デッドタイム設定レジスタ17のデットタイム値と、パルス幅設定レジスタ20のパルス幅値が加算器19により演算(加算)され、この演算結果(加算値)がセレクタ28に入力される。また、前縁設定レジスタ27の前縁値は、セレクタ28に入力される。その後、セレクタ28に入力された演算結果と前縁値のうち、いずれかの値がセレクタ28により選択され、パルス2の前縁比較用レジスタ22を介して比較回路15に転送される。そして、比較回路15に転送された値は、タイマカウンタ12から出力された値と比較され、パルス2の前縁を設定するために使用される。

[0039]

このように、パルス2の前縁を選択して設定できるようにすることにより、周期共通で2種類以上のパルス波形を生成する場合の波形生成の自由度を向上させることができる。さらに、同様の機能を実現した図14に示した従来例2と比べて、回路規模を低減できる。

[0040]

以上説明したようにこの第2の実施の形態によれば、デッドタイムを示す値と パルス幅を示す値とを加算器19により加算した加算値と、レジスタ27に記憶 されたパルス2の前縁を示す値のうち、いずれかの値を選択してパルス2の前縁 を設定するために用いることにより、回路規模を増大することなく、周期共通で 2種類以上のパルス波形を生成する場合の波形生成の自由度を向上できる。

[0041]

[第3の実施の形態]

次に、この発明の第3の実施の形態の半導体集積回路について説明する。図6 は、第3の実施の形態の半導体集積回路の構成を示すブロック図である。

[0042]

この第3の実施の形態の半導体集積回路は、図1に示した第1の実施の形態の構成において、パルス幅設定レジスタ20に替えて、デューティ設定レジスタ29、及び割り算回路30を追加したものである。さらに、割り算回路30には、タイマ周期設定レジスタ23に記憶されたパルス2の後縁(タイマ周期)を示す後縁値が入力されている。割り算回路30は、周期設定レジスタ23の後縁値とデューティ設定レジスタの値とから、デューティ(パルス幅)を演算する。前記第1の実施の形態における構成と同様の部分には、同じ符号を付してその説明は省略する。

[0043]

図6に示すように、デューティ設定レジスタ29の出力は、割り算回路30に入力されている。割り算回路30には、また、タイマ周期設定レジスタ23の出力が入力されている。この割り算回路30の出力は、パルス幅比較用レジスタ21に入力されると共に、加算器19に入力されている。

[0044]

次に、第3の実施の形態の半導体集積回路の動作を説明する。

[0045]

前記半導体集積回路において、デッドタイムを有する波形を生成するときのタイミングチャートを図7に示す。パルス1の後縁は、以下のように設定される。

[0046]

タイマカウンタ12は、スタートしたタイマの経過時間を示すタイマ値を比較 回路14に出力する。また、割り算回路30には、タイマ周期設定レジスタ23 に記憶されたパルス2の後縁(タイマ周期)を示す後縁値が入力されている。割 り算回路30は、入力された後縁値を、デューティ設定レジスタ29に記憶され た設定値にて割り算し、デューティ(パルス幅)を示すデューティ値を求める。 そして、求めたデューティ値をパルス幅比較用レジスタ21に出力する。

[0047]

さらに、パルス幅比較用レジスタ21は、デューティ値を記憶すると共に、このデューティ値を比較回路14に出力する。比較回路14は、前記タイマ値と前記デューティ値とを比較し、これらが一致したとき、一致を示す値をパルス1生

成回路25に出力する。パルス1生成回路25は、一致を示す値を受け取ったとき、パルス1を"H"から"L"へ立ち下げる。

# [0048]

次に、タイマカウンタ12は、スタートしたタイマの経過時間を示すタイマ値を比較回路15に出力する。また、デッドタイム設定レジスタ17は、デッドタイム値を加算器19に出力する。割り算回路30は、求めたデューティ値を加算器19に出力する。加算器19は、受け取ったデッドタイム値とデューティ値とを加算して、その加算値をパルス2の前縁比較用レジスタ22に出力する。

# [0049]

さらに、前縁比較用レジスタ22は、加算値を記憶すると共に、この加算値を 比較回路15に出力する。比較回路15は、前記タイマ値と前記加算値とを比較 し、これらが一致したとき、一致を示す値をパルス2生成回路26に出力する。 パルス2生成回路26は、一致を示す値を受け取ったとき、パルス2を"L"か ら"H"へ立ち上げる。その他の半導体集積回路の動作は、前記第1の実施の形 態と同様である。

#### [0050]

前述したように、この第3の実施の形態では、タイマ周期設定レジスタ23のタイマ周期を示す値と、デューティ設定レジスタ29の設定値とが割り算回路30により演算(割り算)され、この演算結果がパルス幅比較用レジスタ21を介して比較回路14に転送される。そして、比較回路14に転送された値は、タイマカウンタ12から出力された値と比較され、パルス1の後縁を設定するために使用される。

#### [0051]

このように構成された半導体集積回路では、図8に示すように、ディーティ設定レジスタ29に設定された周期比較値の設定を変更するだけで、ディーティが一定で、デッドタイムを持つ周期変調波形を生成することができる。これにより、デューティ計算に必要なCPUの処理負荷を低減できる。なお、図8中のDTRはデッドタイム設定レジスタを示し、PWRはパルス幅設定レジスタを、TPRはタイム周期設定レジスタを示している。図8に示した設定例は、デューティ

が 50%、デッドタイムが 20 h の条件において、周期を 8000 h  $\rightarrow$  A 000 h  $\rightarrow$  C 000 h に変化させた場合である。

[0052]

以上説明したようにこの第3の実施の形態によれば、割り算回路30により、タイマ周期設定レジスタ23のタイマ周期を示す値を、デューティ設定レジスタ29の設定値で割り算して、デューティを求める。このデューティを、パルス1の後縁を設定するために用いることにより、ディーティが一定で、かつデッドタイムを持つ周期変調のパルス波形を生成することができる。さらに、回路規模を増大することなく、周期共通で2種類以上のパルス波形を生成する場合の波形生成の自由度を向上できる。

[0053]

[第4の実施の形態]

次に、この発明の第4の実施の形態の半導体集積回路について説明する。図9 は、第4の実施の形態の半導体集積回路の構成を示すブロック図である。

[0054]

この第4の実施の形態の半導体集積回路は、図1に示した第1の実施の形態の構成において、パルス幅設定レジスタ20とパルス幅比較用レジスタ21との間にセレクタ31を配置し、このセレクタ31にデューティ設定レジスタ29、及び割り算回路30を接続したものである。また、割り算回路30には、タイマ周期設定レジスタ23に記憶されたパルス2の後縁(タイマ周期)が入力され、加算器19にはセレクタ31の出力が入力されている。前記第1の実施の形態における構成と同様の部分には、同じ符号を付してその説明は省略する。

[0055]

図9に示すように、パルス幅設定レジスタ20とパルス幅比較用レジスタ21 との間にはセレクタ31が配置されている。デューティ設定レジスタ29の出力 は、割り算回路30に入力されており、この割り算回路30の出力はセレクタ3 1に入力されている。セレクタ31の出力は、パルス幅比較用レジスタ21に入 力されると共に、加算器19に入力されている。また、割り算回路30には、タ イマ周期設定レジスタ23の出力が入力されている。 [0056]

次に、第4の実施の形態の半導体集積回路の動作を説明する。パルス1の後縁 、及びパルス2の前縁は、以下のように設定される。

[0057]

タイマカウンタ12は、スタートしたタイマの経過時間を示すタイマ値を比較 回路14に出力する。また、割り算回路30には、タイマ周期設定レジスタ23 に記憶されたパルス2の後縁(タイマ周期)を示す後縁値が入力されている。割 り算回路30は、入力された後縁値を、デューティ設定レジスタ29に記憶され た設定値にて割り算し、デューティ(パルス幅)を示すデューティ値を求める。 そして、デューティ値をセレクタ31に出力する。また、パルス幅設定レジスタ 20は、パルス幅値をセレクタ31に出力する。

[0058]

セレクタ31は、前記デューティ値とパルス幅値のいずれかの値(選択値)を 選択して、パルス幅比較用レジスタ21に出力する。さらに、パルス幅比較用レ ジスタ21は、前記選択値を記憶すると共に、この選択値を比較回路14に出力 する。比較回路14は、前記タイマ値と前記選択値とを比較し、これらが一致し たとき、一致を示す値をパルス1生成回路25に出力する。パルス1生成回路2 5は、一致を示す値を受け取ったとき、パルス1を"H"から"L"へ立ち下げ る。

[0059]

次に、タイマカウンタ12は、スタートしたタイマの経過時間を示すタイマ値を比較回路15に出力する。また、デッドタイム設定レジスタ17は、デッドタイム値を加算器19に出力する。セレクタ31は、前記後縁値とパルス幅値のいずれかの値(選択値)を加算器19に出力する。加算器19は、受け取ったデッドタイム値と前記選択値とを加算して、その加算値をパルス2の前縁比較用レジスタ22に出力する。

[0060]

さらに、前縁比較用レジスタ22は、入力された前記加算値を記憶すると共に 、この加算値を比較回路15に出力する。比較回路15は、前記タイマ値と前記 加算値とを比較し、これらが一致したとき、一致を示す値をパルス2生成回路26に出力する。パルス2生成回路26は、一致を示す値を受け取ったとき、パルス2を"L"から"H"へ立ち上げる。その他の半導体集積回路の動作は、前記第1の実施の形態と同様である。

[0061]

前述したように、パルス幅設定レジスタ20のパルス幅値と割り算回路30の 演算結果のうちのいずれかをセレクタ31にて選択して、加算器19とパルス幅 比較用レジスタ21に出力している。さらに、デッドタイム設定レジスタ17の デッドタイム値とセレクタ31の出力とを加算器19にて加算して、パルス2の 前縁比較用レジスタ22に出力している。これにより、回路規模を増大すること なく、周期共通で2種類以上のパルス波形を生成する場合の波形生成の自由度を 向上させることができる。さらに、前記第3の実施の形態と同様の効果が得られ る。

[0062]

「第5の実施の形態]

次に、この発明の第5の実施の形態の半導体集積回路について説明する。図1 0は、第5の実施の形態の半導体集積回路の構成を示すブロック図である。

[0063]

この第5の実施の形態の半導体集積回路は、図9に示した第4の実施の形態の構成に加えて、パルス2の前縁を設定するための前縁設定レジスタ27、及びセレクタ28を有するものである。パルス2の前縁比較用レジスタ22への転送値を、前縁値設定レジスタ27の値と加算器19の演算結果とから、セレクタ28により選択できるようにする。前記第4の実施の形態における構成と同様の部分には、同じ符号を付してその説明は省略する。

[0064]

図10に示すように、加算器19と前縁比較用レジスタ22との間にはセレクタ28が配置されている。また、前縁設定レジスタ27の出力は、セレクタ28に入力されている。

[0065]

次に、第5の実施の形態の半導体集積回路の動作を説明する。パルス1の後縁 、及びパルス2の前縁は、以下のように設定される。

[0066]

タイマカウンタ12は、スタートしたタイマの経過時間を示すタイマ値を比較 回路14に出力する。また、割り算回路30には、タイマ周期設定レジスタ23 に記憶されたパルス2の後縁(タイマ周期)を示す後縁値が入力されている。割 り算回路30は、入力された後縁値を、デューティ設定レジスタ29に記憶され た設定値にて割り算し、デューティ(パルス幅)を示すデューティ値を求める。 そして、デューティ値をセレクタ31に出力する。また、パルス幅設定レジスタ 20は、パルス幅値をセレクタ31に出力する。

[0067]

セレクタ31は、前記デューティ値とパルス幅値のいずれかの値(選択値)を 選択して、パルス幅比較用レジスタ21に出力する。さらに、パルス幅比較用レ ジスタ21は、前記選択値を記憶すると共に、この選択値を比較回路14に出力 する。比較回路14は、前記タイマ値と前記選択値とを比較し、これらが一致し たとき、一致を示す値をパルス1生成回路25に出力する。パルス1生成回路2 5は、一致を示す値を受け取ったとき、パルス1を"H"から"L"へ立ち下げ る。

[0068]

次に、タイマカウンタ12は、スタートしたタイマの経過時間を示すタイマ値を比較回路15に出力する。また、デッドタイム設定レジスタ17は、デッドタイム値を加算器19に出力する。セレクタ31は、前記後縁値とパルス幅値のいずれかの値(選択値)を加算器19に出力する。加算器19は、受け取ったデッドタイム値と前記選択値とを加算して、その加算値をセレクタ28に出力する。パルス2の前縁値設定レジスタ27は、予め設定されたパルス2の前縁を示す前縁値を記憶しており、この前縁値をセレクタ28に出力する。セレクタ28は、前記加算値と前縁値のいずれかの値を選択して、パルス2の前縁比較用レジスタ22に出力する。

[0069]

さらに、前縁比較用レジスタ22は、入力された前記加算値と前縁値のいずれかの値を記憶すると共に、このいずれかの値を比較回路15に出力する。比較回路15は、前記タイマ値と、前記加算値と前縁値のいずれかの値とを比較し、これらが一致したとき、一致を示す値をパルス2生成回路26に出力する。パルス2生成回路26は、一致を示す値を受け取ったとき、パルス2を"L"から"H"へ立ち上げる。その他の半導体集積回路の動作は、前記第4の実施の形態と同様である。

[0070]

前述したように、パルス幅設定レジスタ20のパルス幅値と割り算回路30の 演算結果のうちのいずれかをセレクタ31にて選択して、加算器19とパルス幅 比較用レジスタ21に出力している。さらに、前縁設定レジスタ27の値と加算 器19の加算値のうちのいずれかをセレクタ28にて選択して、パルス2の前縁 比較用レジスタ22に出力している。これにより、回路規模を増大することなく 、周期共通で2種類以上のパルス波形を生成する場合の波形生成の自由度を向上 させることができる。

[0071]

[第6の実施の形態]

次に、この発明の第6の実施の形態の半導体集積回路について説明する。図1 1は、第6の実施の形態の半導体集積回路の構成を示すブロック図である。

[0072]

この第6の実施の形態の半導体集積回路は、図10に示した第5の実施の形態の構成に加えて、パルス2の後縁を設定するための後縁設定レジスタ32、セレクタ33、後縁比較用レジスタ34、及び比較回路35を有するものである。前記第5の実施の形態における構成と同様の部分には、同じ符号を付してその説明は省略する。

[0073]

図11に示すように、後縁設定レジスタ32の出力は、セレクタ33に入力されている。セレクタ33には、タイマ周期設定レジスタの出力が入力されている。セレクタ33の出力は、後縁比較用レジスタ34を介して比較回路35に入力

されている。比較回路35には、タイマカウンタ12の出力が入力されている。 そして、比較回路35の出力は、パルス2生成回路26に入力されている。

[0074]

次に、第6の実施の形態の半導体集積回路の動作を説明する。パルス2の後縁は、以下のように設定される。

[0075]

タイマカウンタ12は、スタートしたタイマの経過時間を示すタイマ値を比較 回路35に出力する。また、セレクタ33には、タイマ周期設定レジスタ23に 記憶されたタイマ周期を示す値が入力されている。セレクタ33には、また、パ ルス2の後縁設定レジスタ32に記憶されたパルス2の後縁を示す後縁値が入力 されている。

[0076]

セレクタ33は、前記タイマ周期を示す値と後縁値のいずれかの値(選択値) を選択して、後縁比較用レジスタ34に出力する。後縁比較用レジスタ34は、 前記選択値を記憶すると共に、この選択値を比較回路35に出力する。比較回路 35は、前記タイマ値と前記選択値とを比較し、これらが一致したとき、一致を 示す値をパルス2生成回路26に出力する。パルス2生成回路26は、一致を示 す値を受け取ったとき、パルス2を"H"から"L"へ立ち下げる。

[0077]

また、タイマカウンタ12は、スタートしたタイマの経過時間を示すタイマ値を比較回路13に出力する。タイマ周期設定レジスタ23は、タイマ周期を示す値をタイマ周期比較用レジスタ24に出力する。比較用レジスタ24は、前記タイマ周期を示す値を記憶すると共に、この値を比較回路13に出力する。比較回路13は、入力されたタイマ周期を示す値と前記タイマ値とを比較し、これらが一致したとき、一致を示す値をタイマカウンタ制御回路11に出力する。タイマカウンタ制御回路11は、前記一致を示す値を受け取ったとき、タイマカウンタ12のタイマをリセットして再スタートさせる。

[0078]

この第6の実施の形態では、周期を設定するために使用する回路23、24、

13と、パルス2の後縁を設定するために使用する回路32、34、35とを分けて配置している。これにより、パルス波形を生成する場合の波形生成の自由度を向上させることができる。

# [0079]

さらに、パルス2の後縁比較用レジスタ34への転送データとして、パルス2の後縁設定レジスタ32の後縁値を転送するか、タイマ周期設定レジスタ23のタイマ周期を示す値を転送するかを選択するためのセレクタ33を有している。これにより、タイマ周期に対してプログラマブルにパルス波形を生成でき、回路規模を増大することなく、周期共通で2種類以上のパルス波形を生成する場合の波形生成の自由度を向上させることができる。

# [0080]

この発明の前記実施の形態では、従来のデッドタイム用カウンタを削減でき、 1つのカウンタで従来例と同一の命令数にて、デッドタイムを付加した波形を生成することができる。さらに、周期共通で、デッドタイムを持つ複数のパルス波形を生成する、従来のタイマカウンタ回路と比較すると、小規模の回路追加で多種の波形生成モードを追加することができる。

#### [0081]

また、前記第3~第6の実施の形態では、デューティを計算する演算器を有し、この演算器による演算結果を波形比較データとすることにより、命令によって設定する波形比較データの設定数を減らすことができる。この結果、前記命令を出すCPUの処理負荷を低減することが可能である。例えば、高速動作を必要とし、デューティが固定で周期変調の波形出力回路へ前記実施の形態を応用した場合、周期変更時のレスポンスを向上できる。

# [0082]

また、前述した各実施の形態はそれぞれ、単独で実施できるばかりでなく、適 宜組み合わせて実施することも可能である。

#### [0083]

さらに、前述した各実施の形態には種々の段階の発明が含まれており、各実施 の形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階 の発明を抽出することも可能である。

[0084]

# 【発明の効果】

以上述べたようにこの発明によれば、回路規模を増大させることなく、パルス 波形生成における波形生成の自由度を向上でき、さらに周期変調動作でもCPU の処理負荷が軽く、レスポンスが遅くならない半導体集積回路を提供することが 可能である。

# 【図面の簡単な説明】

#### 【図1】

この発明の第1の実施の形態の半導体集積回路の構成を示すブロック図である

#### 【図2】

前記第1の実施の形態の半導体集積回路におけるデッドタイムを付加した波形 の出力例を示すタイミングチャートである。

# 【図3】

この発明の第2の実施の形態の半導体集積回路の構成を示すブロック図である

#### 【図4】

前記第2の実施の形態の半導体集積回路におけるデッドタイムを付加した波形 の出力例を示すタイミングチャートである。

#### 【図5】

前記第2の実施の形態の半導体集積回路におけるデッドタイムを付加しない波 形の出力例を示すタイミングチャートである。

#### 【図6】

この発明の第3の実施の形態の半導体集積回路の構成を示すブロック図である

#### 【図7】

前記第3の実施の形態の半導体集積回路におけるデッドタイムを付加した波形 の出力例を示すタイミングチャートである。

# 【図8】

前記第3の実施の形態と従来例1において、レジスタに設定する命令例の比較 を示す図表である。

### 【図9】

この発明の第4の実施の形態の半導体集積回路の構成を示すブロック図である

# 【図10】

この発明の第5の実施の形態の半導体集積回路の構成を示すブロック図である

# 【図11】

この発明の第6の実施の形態の半導体集積回路の構成を示すブロック図である

# 【図12】

従来の波形生成回路装置の構成を示すブロック図である。

#### 【図13】

従来の前記波形生成回路装置におけるデッドタイムを付加した波形の出力例を 示すタイミングチャートである。

#### 【図14】

従来の他の波形生成回路装置の構成を示すブロック図である。

### 【符号の説明】


- 11…タイマカウンタ制御回路
- 12…タイマカウンタ
- 13、14、15、16…比較回路
- 17…デッドタイム設定レジスタ
- 18…デッドタイム比較用レジスタ
- 19…加算器
- 20 …パルス幅設定レジスタ
- 21…パルス幅比較用レジスタ
- 22…前縁比較用レジスタ

- 23…タイマ周期設定レジスタ
- 24…タイマ周期比較用レジスタ
- 25…パルス1生成回路
- 26…パルス2生成回路
- 27…前縁設定レジスタ
- 28…セレクタ
- 29…デューティ設定レジスタ
- 30…割り算回路
- 31…セレクタ
- 32…後縁設定レジスタ
- 33…セレクタ
- 34…後縁比較用レジスタ
- 35…比較回路


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】



【図6】




【図7】




【図8】

| 従来例1           | 第3の実施の形態    |  |  |
|----------------|-------------|--|--|
| DTR ← 0020h    | DTR ← 0020h |  |  |
| PWR←(8000/2)h  | TPR ← 8000h |  |  |
| TPR ← 8000h    | <b>:</b>    |  |  |
| <b>:</b>       | :           |  |  |
|                | :           |  |  |
| PWR←(A000/2)h  | TPR ← A000h |  |  |
| TPR ← A000h    | <b>:</b>    |  |  |
| :              | :           |  |  |
| :              | :           |  |  |
| PWR← (C000/2)h | TPR ← C000h |  |  |
| TPR ← C000h    | :           |  |  |
|                |             |  |  |


【図9】




【図10】




【図11】




【図12】



【図13】



【図14】



【書類名】

要約書

【要約】

【課題】回路規模を増大させることなく、パルス波形生成における波形生成の自由度を向上でき、さらに周期変調動作でもCPUの処理負荷が軽く、レスポンスが遅くならない半導体集積回路を提供する。

【解決手段】デッドタイムを設定するための値を記憶するデッドタイム設定レジスタ17と、パルス幅を設定するための値を記憶するパルス幅設定レジスタ20と、前記デッドタイムを設定するための値と、前記パルス幅を設定するための値とを加算し、加算値を出力する加算器19と、経過時間をカウントし、経過時間を示すカウント値を出力するタイマカウンタ12と、タイマカウンタ12から出力された前記カウント値と、加算器19から出力された前記加算値とを比較する比較回路15と、比較回路15による比較結果に基づいて、パルス波形を生成する波形生成回路26とを有する。

【選択図】 図1

1

# 出願人履歴情報

識別番号

[598010562]

1.変更年月日

1998年 1月23日

[変更理由]

新規登録

住 所

神奈川県川崎市幸区堀川町580番地

、氏 名

東芝エルエスアイシステムサポート株式会社

# 出願人履歴情報

識別番号

[000003078]

1. 変更年月日 2001年 7月 2日

[変更理由] 住所変更

住 所 東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝